IBM이 1나노 벽을 깼다 — 0.7나노 시대가 AI 스타트업 원가표에 던지는 숙제

IBM이 6월 25일 세계 최초의 1나노 미만 칩 기술을 공개했다. 0.7나노 노드에 손톱만 한 칩 하나로 트랜지스터 1000억 개를 박는다. 양산은 빨라야 5년 뒤. 당장 살 수 있는 칩은 아니지만, 최첨단 공정을 누가 쥐느냐는 질문이 AI 연산에 목매는 스타트업의 원가를 다시 흔든다.

무슨 일이 있었나

IBM이 VLSI 2026 심포지엄에서 0.7나노 — 7옹스트롬 — 노드 칩 기술을 내놓았다. 1나노 미만은 이번이 처음이다. 핵심은 트랜지스터를 더 작게 만드는 게 아니라 쌓는 방식이다. ‘나노스택’이라 부르는 이 구조는 트랜지스터를 평면에서 줄이는 대신 3차원으로 수직 적층한다. 3D 순차 집적이라는 공정으로 층마다 따로 만든 트랜지스터를 초박막 절연체로 접합하고, 층마다 다른 채널 소재를 쓸 수 있어 성능과 전력을 독립적으로 조율한다. 평면 미세화가 물리적 한계에 부딪힌 자리를 수직으로 돌파한 셈이다. 결과는 손톱만 한 칩에 트랜지스터 약 1000억 개 — 2021년 공개한 2나노 칩의 거의 두 배 밀도다. IBM은 2나노 대비 성능을 최대 50% 끌어올리거나 전력 효율을 70% 높일 수 있고, SRAM 스케일링은 40% 개선된다고 밝혔다. 다만 이건 시연이지 상품이 아니다. 제조 공정은 ASML의 High-NA EUV 장비를 쓰고, 램리서치·도쿄일렉트론·스크린이 파트너로 들어왔다. IBM은 양산 경로를 빨라야 향후 5년으로 잡았다. 지금 사서 꽂을 칩은 없다는 뜻이다.

창업자에게 의미하는 것

5년 뒤 양산이라는 한 줄에 안심하면 핵심을 놓친다. 이 발표가 말하는 건 칩 한 종이 아니라 최첨단 공정의 구조다. 1나노 미만으로 내려가면 칩을 실제로 찍어낼 수 있는 파운드리는 더 줄어든다. 2나노급도 TSMC·삼성·인텔 정도가 다투는데, 7옹스트롬 양산에는 High-NA EUV 같은 수십억 달러짜리 장비와 3D 적층 노하우가 함께 필요하다. 이 문턱은 진입 장벽을 더 높이고, 최첨단 연산 공급을 소수의 손에 더 몰아넣는다. AI 제품을 남의 API로 돌리는 창업자에게 이건 추상적인 이야기가 아니다. GPU·가속기 한 장의 트랜지스터당 원가, 그리고 그 칩을 만들 수 있는 회사의 수가 곧 추론 단가의 바닥을 정한다. 공정이 밀도를 두 배로 올린다는 건 같은 면적에서 더 많은 연산이 나온다는 뜻이지만, 그 칩을 만들 수 있는 곳이 줄면 협상력은 공급자 쪽으로 기운다. 밀도가 올라도 가격이 같은 비율로 떨어지지 않는 이유가 여기 있다. 더 중요한 건 타이밍이다. 0.7나노가 시장에 풀리는 5년 사이, AI 연산 수요는 공정 미세화 속도보다 훨씬 빠르게 늘어난다. 그 격차는 추론 단가로 메워지고, 그 청구서는 결국 AI 네이티브 스타트업의 손익계산서에 찍힌다. 무어의 법칙이 ‘같은 돈에 두 배 성능’을 약속하던 시절은 끝났다. 이제 밀도는 오르되, 그 밀도를 만들 자격을 가진 회사는 더 적어진다.

지금 취할 수 있는 행동

먼저 공정 미세화가 곧 원가 하락이라는 옛 공식을 버려라. 밀도는 오르지만 그걸 찍는 파운드리가 줄면 가격은 따로 논다. 둘째, 추론을 단일 칩·단일 가속기에 묶지 마라. 최첨단 공정 공급이 소수에 몰릴수록 단일 의존은 협상력을 그쪽에 넘기는 일이다. 셋째, 토큰을 덜 태우는 설계를 해자로 삼아라. 캐싱, 작업별 모델 분리, 불필요한 호출 제거 — 공정이 어디로 가든 연산을 적게 쓰는 제품이 마진을 지킨다. 넷째, 파운드리와 장비사의 로드맵을 원가 신호로 읽어라. 5년짜리 공정 발표는 추상적 기술 뉴스가 아니라, 앞으로 내 추론 청구서가 어느 방향으로 움직일지 미리 알려주는 지도다.